[뉴스] 2nm 공정이 일본에서 전세계 최초로 출격 합니다.

일본의 반도체 산업에 관해서는 업계 대부분의 사람들이 자신의 강점과 약점을 충분히 이해하고 있습니다.

장점 측면에서 반도체 장비, 재료, 수동 부품, 무선 주파수 및 전력 장치는 세계 최고입니다. 예를 들어, 현재 인기있는 3 세대 반도체, 5G 무선 주파수 및 EUV 포토 레지스트에서는 모두 다른 경쟁 업체가 갖지 못한 장점이 있습니다.

 

 

단점에 관해서는 모든 사람에게 훨씬 더 친숙합니다. 일본 제조업체는 업스트림에서 더 많은 회사를 잡을 수 있지만 지난 30년 동안 개발 된 Fabless, Foundry 및 OSAT의 세 가지 측면에서 일본이 거의 하지 않았다는 것은 잘 알려져 있습니다.

 

 

과거 반도체 글로벌 공급망이 원활하고 여전히 평화롭게 살아가고 있었을 때는 문제가 되지 않았습니다. 업스트림 공급 우위로 일본은 복잡한 반도체 공급망에서 중요한 위치를 차지할 수 있습니다.

그러나 지난 2년 동안 중국, 미국, 일본, 한국 간의 지정 학적 시간이 빈번하게 발생하여 이전 반도체 공급망의 정상적인 운영에 심각한 영향을 미쳤습니다. 한국과 유럽은 자율적이고 제어 가능한 반도체를 탐구합니다. 반도체 산업의 전 리더였던 일본도 예외는 아닙니다.

 

 

2nm 공정은 언제 상용화 될까?

 

많은 사람들이 트랜지스터의 지속적인 확장에 대해 질문을 던졌지 만 Apple, AMD, Nvidia, AI 칩 및 고성능 컴퓨팅 칩 개발자가 새로운 프로세스에 대한 매우 긴급한 요구를 가지고 있기 때문입니다. 이것은 삼성과 TSMC가 적극적으로 투자하도록 촉진했습니다.

 

 

TSMC를 먼저 살펴 보자. 작년 언론 보도에 따르면 회사는 2nm 공정 기술에서 획기적인 발전을 이뤘으며 2023년 하반기에 소규모 시험 생산을 진행할 것이며 2024년에는 대량양산이 가능할 것이라고 밝혔다.

 

 

관련 보고서에 따르면 TSMC가 2nm 공정에서 수년 동안 지속 된 FinFET (Fin Field Effect Transistor)를 포기하고 누설을 해결하기 위해 새로운 MBCFET (Multi-bridge Channel Field Effect Transistor) 아키텍처로 전환 할 것임을 알 수 있습니다. FinFET의 지속적인 축소로 인한 문제. 이것이 바로 삼성이 3nm에서 취하는 것입니다.

 

 

삼성에 따르면 7nmLPP 공정 기술에 비해 회사의 3GAE 공정 기술은 동일한 전력 소비에서 성능을 30 % 증가 시키거나 동일한 주파수에서 전력 소비를 50 % 감소 시킬 수 있으며 전체 트랜지스터 밀도가 가장 높을 수 있습니다. 최대 80%.

 

 

삼성 전자는 ISSCC에서 MBCFET 기술을 사용한 최초의 SRAM 칩도 선보였는데 256Gb 칩 면적은 56mm²에 불과하다. 그들은 또한 기존 칩에 비해 MBCFET 기술을 사용하는 쓰기 전압이 230mV까지 감소한다고 발표했습니다. 3nm MBCFET 공정이 2022년에 생산 될 것으로 예상됩니다. 나는 이것이 2nm 공정으로 계속 될 것이라고 믿습니다.

 

이 두 파운드리 거물 외에도 유럽 연합은 2nm를 위해서 연구를 시작 했습니까?

 

 

올해 3월, 유럽 연합 집행 위원회는 향후 10년 안에 유럽내 반도체 산업 발전을 위한 최종 목표를 제시하는 "2030 Digital Compass"계획 문서를 공식적으로 발표했습니다. 유럽 ​​연합은 전체 반도체 시장에서 유럽의 시장 점유율이 10%에 불과하며 이는 경제적 지위에 훨씬 못 미친다고 밝혔다. 또한 Covid-19와 지정 학적 긴장으로 인해 사람들은 주요 유럽 기술의 외부 의존성에 대해 걱정하게되었습니다.

 

 

EU는 의존도를 줄이는 데 필요한 모든 기술을 보유하고 있다고 지적했습니다. ASML, Zeiss, Thermo Fisher, Applied Materials, Nova 및 KLA와 같은 회사, ARCNL, imec, PTB, TNO 및 TU / e와 같은 연구 기관은 물론 IBS, Recif, Reden 및 Unity와 같은 기관에서 다양한 서비스를 제공 할 수 있습니다. -각각 지원.

따라서 EU는 가장 중요한 가치 사슬을 차별화하고 선도하기 위해 칩 설계에서 2nm 노드를 향한 고급 제조에 이르는 야심 찬 계획을 수립하고자 합니다.

 

 

EU는 차세대 프로세서와 반도체를 개발할 수있는 유럽의 능력을 강화할 필요성을 더욱 강조했습니다. 고속 연결, 자율 주행 차량, 항공 우주 및 국방, 건강 및 농식품, 인공 지능, 데이터 센터, 통합 포토닉스, 슈퍼 컴퓨팅 및 양자 컴퓨팅 및 기타 산업 및 애플리케이션의 경우 최고의 성능 칩을 제공합니다.

 

 

주요 우위가 많은 나라로서 일본도 움직일 준비가 되어 있습니다.

 

 

일본의 원치 않는 반도체 패권 도전

 

 

실제로 지난해 5월 외국 언론은 일본 정부가 일본 반도체 산업의 발전을 촉진하기 위해 일본내 지역에 웨이퍼 공장을 설립하기 위해 우수한 외국 칩 제조업체를 유치하기 위해 노력하고 있다고 보도했다. 그러나 나중에 TSMC는 미국에 공장을 짓기로 결정했고 어느 정도 그들의 계획이 좌절되었다고 선언했습니다.

 

 

그러나 일본은 포기 하지 않았고 결국 설득 끝에 TSMC에게로 향하여 현지 패키징 공장을 건설했습니다.

 

 

올해 1월 언론 보도에 따르면 TSMC는 일본 경제 산업 성과 합작 투자하여 도쿄에 첨단 패키징 및 테스트 공장을 설립 할 것이라고 밝혔다. "Nikkan Kogyo Shimbun"보고서에 따르면 TSMC는 일본 이바라키 현 쓰쿠바에 새로운 기술 연구 개발 센터를 설립 할 예정이며 연구 개발 센터는 웨이퍼 제조 및 3D 패키징을 포함합니다.

이전 보고서에서 볼 때 일본의 결정에도 고려 사항이 있습니다.

트랜지스터의 제한된 확장으로 인해 업계에서는 고급 패키징을 사용하면 칩 성능 향상을 지속적으로 촉진 할 수 있다는 견해가 수년 동안 계속되어 왔습니다. TSMC는 작년 9월에 SoIC, CoWoS, InFO 및 기타 기술 제품군을 통합 한 3D 패브릭 플랫폼을 출시했습니다.이 플랫폼은 고대역폭 스토리지, 이기종 통합 및 3D 스태킹을 직렬로 연결하여 시스템 에너지 소비를 늘리고 면적을 줄일 수 있습니다.

 

 

TSMC R & D 부사장인 Yu Zhenhua도 TSMC의 SoIC 기술을 예로 들어 플랫폼의 장점을 설명했습니다. 그는이 기술이 로직 칩에 저온 다층 스토리지를 쌓을 수 있고 무어의 법칙을 확장하는 데 도움이 될 수 있다고 말했습니다. 현재 로직 칩에 4 단, 8 단, 12 단 저온 다층 메모리를 성공적으로 적층 했으며 총 12단 두께는 600 마이크론 미만으로 적층 가능성을 실현할 수 있었다.

 

일본은 TSMC를 채택했지만 부분적으로는 미래의 첨단 칩 제조 개발에 대비하고 있습니다. 그러나 최근 뉴스를 보면 일본의 야망은 여기서 그치지 않습니다.

 

 

최근 Nikkei 보고서는 일본 경제 산업 성이 이번 주에 일본 반도체 산업과 관련된 검토 회의를 개최 할 것이라고 지적했으며 르네사스 일렉트로닉스 공장 화재가 자동차 생산에 미치는 영향을 조사 할 것입니다. 일본 정부는 안정성에 대한 숨겨진 우려와 함께 디지털 발전으로 나아가고있는 현재 경제에서 반도체 공급망을 더욱 강력하고 탄력적으로 만들 계획입니다. 경제 안보의 관점에서 중장기 정책을 도출합니다.

 

 

Nikkei는 또한 일본 정부가 2nm 이후 차세대 반도체 제조 기술 개발에 일본 기업을 지원하기 위해 재정 지원을 제공 할 것이라고 지적했습니다.

이를 위해 TSMC, Intel 등 주요 반도체 제조사들과 연구 개발을 위한 대규모 의견 교환을 지속하고 있으며, Canon, TEPCO, SCREEN 등 국내 거대 장비 업체들과 손을 잡고 활력을 되 찾겠습니다. 일본의 선진적인 연구 및 개발을 게속 하고 있었다.

 

그러나 보도에 따르면이 연구 개발팀은 경제 산업부로부터 재정 지원을 받아야 하는 이연구 개발팀은 2020년대 중반 2나노 이후 차세대 반도체 제조 기술을 구축하고 테스트 생산 라인을 구축하여 개발하는 것을 목표로 하고 있다. 

 

마지막으로 할 말

 

기사의 시작 부분에서 말했듯이 일본에는 고급 팹이 없지만 고급 프로세스의 업스트림에 매우 중요한 레이아웃이 있습니다. 모든 회사가 네덜란드 회사 ASML이 세계 최고의 EUV 리소그래피 기계를 제공 할 수 있다는 것을 알고 있지만 뜨거운 EUV 리소그래피를 예로 들어 보겠습니다.

 

 

그러나 반도체 산업 관측에 대한 이전 보고서에서 우리는 이 분야의 여러 링크에서 일본 기업의 강점을 볼 수 있습니다.

먼저 결함 검출 장비를 살펴보면 원래 회로 기판 인 포토 마스크에 결함이 있으면 이에 따라 반도체의 불량률 이 높아집니다.

 

 

최근 몇 년 동안 EUV 포토 마스크 (반도체 회로 용 포토 마스크 및 마스크) 검사 장비에 대한 수요 증가가 특히 강해졌습니다.이 분야 에서 일본의 Lasertec Corp.는 세계 유일의 검사기 제조업체이며 Lasertec은 글로벌 기업을 보유하고 있습니다. 

 

일본의 또 다른 100% 시장 점유율은 Tokyo Electron의 EUV 코팅 및 개발 장비로 실리콘 웨이퍼에 특수 화학 액체를 개발 용 반도체 재료로 적용하는 데 사용됩니다. 1993년 도쿄 전력은 FPD 생산 장비 코팅기 / 현상 제를 판매하기 시작했으며 2000년에는 코팅기 / 현상 제 "CLEAN TRACK ACT 8"1,000개를 납품했습니다.

 

 

EUV 포토 레지스트 측면에서 일본의 시장 점유율은 훨씬 앞서 있습니다. 올해 3월 Nanda Optoelectronics가 발표 한 관련 보고서에 따르면 아래 그림과 같이 전 세계 일본 제조업체 만이 EUV 포토 레지스트를 개발하 여 이분야에서 강점을 보여주고 있습니다.

 

 

 

반도체 포토 레지스트 제품의 산업화에서 주요 국제 제조업체의 진행 상황 (출처 : Nanda Optoelectronics)

고급 공정 연구 및 개발 측면에서 또 다른 중요한 링크, 즉이 섹션의 시작 부분에서 언급 한 EUV 리소그래피 기계가 있습니다. 이것이 일본이 고급 공정 연구 및 개발에 캐논을 포함시킨 이유입니다.

 

이 전직 리소그래피 기계 거인은이 분야에서 ASML에 의해 포기되었지만 리소그래피에 축적 된 것은 일본의 첨단 제조에 어느 정도 지침을 제공 할 수 있습니다.

 

앞서 언급 한 일부 기술과 기업들 외에도 위의 그림에서 볼 수 있듯이 닛케이는 어제 보고서에서 일본이 반도체 제조의 여러 측면에 관여하고 있다고 밝혔다.

 

 

이것은 일본이 칩 제조에 파도를 일으키고 싶다면 깊은 자신감을 가지고 있음을 보여줍니다 . 동시에 Fuyue의 "Super Computing"에 탑재 된 Fujitsu의 48 코어 Arm 칩 A64FX와 Socionext 5nm 칩의 뛰어난 성능은 일본도 첨단 칩에서 강점을 가지고 있다고 말했습니다.이들 회사의 협력으로 일본의 첨단 반도체 칩 기술의 부활과 첨단 공정 웨이퍼 팹 건설이 잠재적으로 가능하다고 믿어집니다. 물론 팹이 실제로 이것을 할 것인지 여부는 또 다른 수준의 논의입니다.

 

출처 : https://news.mydrivers.com/1/747/747197.htm